Схема логического умножителя

схема логического умножителя
3. Рахман П.А., Шарипов М.И. Модель надежности двухузлового кластера приложений высокой готовности в системах управления предприятием // Экономика и менеджмент систем управления. – 2015. – Т. 17, № 3. – С. 85–102. Матричные умножители выполняют операцию умножения двоичных чисел не традиционным путем последовательных сдвигов и сложений, а параллельно. Старшие биты всегда сдвигаются арифметически, а младшие биты логически. Разрядность сумматоров четвёрок частичных произведений будет на два разряда больше разрядности сумматоров частичных произведений и т.д. Симметричная схема умножения напряжения получается, если применить две несимметричных схемы, у одной из которых необходимо сменить полярность электролитических конденсаторов и изменить проводимость диодов.


Особенно заметен выигрыш в быстродействии при построении многоразрядных умножителей, однако ничего не бывает бесплатно. В обмен на быстродействие придётся заплатить увеличением разрядности сумматоров, а значит сложностью схемы. Выходное значение определителя порядка сдвигается на -16, чем и объясняется то, что, фактически, входное значение представляет собой младшие 16 бит 32-разрядного числа. В таблице 2.5. приведены характеристики определителя порядка для всех трех режимов. Верхнее значение стека может также использоваться в качестве следующего адреса при возвращении к началу цикла DO UNTIL. В случае прямой адресации адрес команды, к которой осуществляется переход, берется из регистра команд.

Содержимое регистра AYO сдвигается на одну позицию, таким образом, что полученный знаковый бит становится самым младшим битом. Все логические операции выполняются поразрядно, т.е. между одноименными (i-ми) разрядами чисел А и В. Межразрядные переносы возникают только в арифметических операциях. В арифметико-логических операциях сначала выполняются логические операции, а затем полученные коды складываются арифметически. Данные автоматически помещаются и извлекаются из стека счетчика команд во всех вышеназванных случаях. Операнд Х Операнд Y знаковый * знаковый беззнаковый * знаковый знаковый * беззнаковый беззнаковый * беззнаковый Форматы ввода данных задаются как часть команды. Регистр ввода устройства сдвига (SI), обеспечивает ввод данных в массив устройства сдвига и в определитель порядка. При использовании команды IDLE (n) замедляется внутренняя тактовая частота процессора и, тем самым, увеличивается время ответа процессора на входящие прерывания.

Похожие записи: